[HCMUT] Thiết kế mạch tổ hợp viết bằng System Verilog trên Ubuntu
Thiết kế mạch tổ hợp bằng ngôn ngữ System Verilog, thực hiện trên Ubuntu, có kiểm tra lỗi syntax và kiểm tra chức năng.
Kiểm tra hoạt động thực tế trên kit FPGA Altera DE2 bằng phần mềm Quartus với ngõ vào kết nối với các Switch, ngõ ra kết nối với LED.
Mối quan hệ giữa ngõ ra f và 3 ngõ vào x(MSB), y, z được biểu diễn như sau:
f = (~x&y&z) | (~(x&y)&z) | (x&y)
ubuntu
